Les Field Programmable Gate Array, processeurs reconfigurables par voie logicielle, se sont imposés dans les ateliers de conception et chez les équipementiers réseau. Leur programmation demande cependant une bonne connaissance des couches basses, que la majorité des développeurs ne possède pas. Aussi Synopsys, un éditeur américain d’outils de conception de circuits, veut-il développer un compilateur adapté. Nimble, tel est son nom, reçoit du code C et le fait exécuter sur une plaque associant un processeur classique et un composant FPGA. Le compilateur effectue à la fois la configuration du processeur et la compilation, alors qu’il faut aujourd’hui deux types d’outils différents. Il analyse le code et détermine la configuration du FPGA pour optimiser le traitement. L’éditeur ne cache pas que ce développement prendra du temps, mais les partenaires engagés témoignent du sérieux du projet : le Defense Advanced Research Project Agency (Darpa) subventionne cette recherche depuis 1997 et les universités de Berkeley et de Braunschweig (RFA) y participent.Si Nimble, ou un des projets concurrents (Chameleon, Malleable, Silicon Spice) aboutit, les FPGA se sub- stitueront aux Asic actuels, obligeant une partie de l’industrie à se reconvertir. Servis par des compilateurs appropriés, ils pourraient s’imposer aussi bien dans les matériels mobiles légers que dans des machines pour applications de très haut niveau.
🔴 Pour ne manquer aucune actualité de 01net, suivez-nous sur Google Actualités et WhatsApp.
