Dans un monde dominé par ARM, l’architecture montante RISC-V commence à prendre sérieusement corps avec l’annonce par SiFive et TSMC de la première validation de design (tape out) gravé en 5 nm. Si la puce n’est pas encore fabriquée, cette étape importante de la production montre que des processeurs RISC-V sont prêts à sortir des lignes utilisant les méthodes de pointe en matière de gravure.
Alors que SiFive développe les plans des cœurs, CPU et autres plans de SoC basés sur RISC-V, c’est sa filiale OpenFive qui est aux commandes de la partie intégration et fabrication avec des partenaires tels que TSMC. La première puce « de pointe » ainsi validée intègre des coeurs RISC-V 32 bits (SiFive E76) et n’est pas à la traîne côté technique : packaging 2.5D, mémoire ultra rapide HBM3, etc. Si la puce ne devrait pas être produite telle qu’elle, ce « tape-out » 5 nm prouve qu’un SoC RISC-V complexe, moderne et gravé ultra finement est désormais du domaine du réel.
A découvrir aussi en vidéo :
Une annonce qui fait écho à celle d’Intel le mois dernier. Lors de l’annonce de l’Intel Foundry Services, le géant a clairement cité RISC-V au rang des ISA que son nouveau service pouvait produire. Deux annonces à un mois d’écart qui mettent côte à côte RISC-V et les géants que sont TSMC et Intel. De quoi renforcer sa légitimité face à un ARM dont le rachat par Nvidia fait grincer les dents de nombreux industriels et gouvernements.
Si RISC-V a encore bien du chemin à parcourir pour rattraper ARM – outils logiciels de développement et de production, variété et performances des design, etc. – chaque annonce qui passe le place en plus sérieux concurrent d’ARM.
Source : Tom’s Hardware US
🔴 Pour ne manquer aucune actualité de 01net, suivez-nous sur Google Actualités et WhatsApp.
