Intel ajoute une nouvelle architecture à sa collection, Tremont. Celle-ci a été dévoilée lors de la conférence de Linley Fall et est l’un des éléments des composants nom de code Lakefield, que l’on va notamment retrouver dans la prochaine Surface Neo de Microsoft. Pour rappel, Lakefield est une plate-forme à part entière qui est construite sur le principe des LEGO et baptisée Foveros.
Pour faire simple, il s’agit non pas d’accoler les parties de la plate-forme les unes à côté des autres mais de les superposer, comme les couches d’un gâteau, les unes par dessus les autres, sur un même circuit. Quelle que soit leur finesse de gravure initiale, Foveros est suffisamment souple pour que, par exemple, un coeur de type Core gravé en 14 nm puisse cohabiter avec d’autres de plus petite envergure et gravées en 10 nm.
Une plateforme hybride avec un gros et des petits coeurs
Succédant à Goldmont+ (14 nm), Tremont (10 nm) est donc l’une des deux couches principales de la plateforme Lakefield. Il s’agit d’une architecture de processeur à très basse consommation dont le rôle va être principalement d’épauler et d’aider une unité de calcul principale – Sunny Cove dans le cas de Lakefield.
Jusqu’à 4 unités de traitement (CPU) peuvent être présentes sur un circuit, pouvant réagir agilement à la charge (Intel Speed Shift), pour optimiser la consommation du circuit et donc, préserver l’autonomie de l’appareil qui embarque la plateforme.
En matière de performances, selon les premiers chiffres donnés par Intel et en fonction des besoins des applications, un bond de 30% moyen est annoncé par rapport à l’architecture existante. Des gains maximums possibles de l’ordre de 80% sont même évoqués dans certains cas (utilisation mono coeur).
Toutes ces petites unités partagent une même quantité de cache L2 (4,5 Mo max.) et viennent suppléer les travaux de l’unité de prédiction de classe Core. Son rôle est, à très gros traits, d’optimiser le flux et la circulation des informations dans les tuyaux de l’architecture (pipeline) en anticipant les besoins en données de telle ou telle partie de la puce.
Le tout sera aussi accompagné de plusieurs autres éléments techniques qui vont décoder plus facilement certaines instructions (out of order) et les stocker dans des emplacements spécifiques pour qu’elles puissent être utilisées plusieurs fois sans redemander de calcul à chaque requête. Enfin, des unités spécialement dédiées au chiffrement des données (AES, SHA) seront aussi présentes sur cette couche du circuit.
Pour le moment, Intel n’a pas précisé la moindre référence concrète de processeur embarquant cette couche de composant ni son pourcentage de consommation dans les besoins globaux de la plateforme Lakefield. Quant à une date de sortie de Lakefield, toujours pas de trace…
Source : Neowin
🔴 Pour ne manquer aucune actualité de 01net, suivez-nous sur Google Actualités et WhatsApp.
